Nội dung

Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com VIII. FET VỚI TÍN HIỆU XOAY CHIỀU VÀ MẠCH TƯƠNG ĐƯƠNG VỚI TÍN HIỆU NHỎ Giả sử ta áp một tín hiệu xoay chiều hình sin vs(t) có biên độ điện thế đỉnh là 10mV vào ngõ vào của một mạch khuếch đại cực nguồn chung dùng JFET kênh N +VDD = 20V RD = 820Ω vS(t) C1 +10mV vS(t) t ~ 0 RG C2 + vDS(t) + vGS(t) - v0(t) 100KΩ -10mV -VGG = -1V Hình 36 C1 và C2 là 2 tụ liên lạc, được chọn sao cho có dung kháng rất nhỏ ở tần số của tín hiệu và có thể được xem như nối tắt ở tần số tín hiệu. Nguồn tín hiệu vs(t) sẽ chồng lên điện thế phân cực VGS nên điện thế cổng nguồn vGS(t) ở thời điểm t là: vGS(t) = VGS + Vgs(t) = -1V + 0,01sin ωt (V) t 0 ≈ -0,99V -1V -1,01V vGS(t) Hình 37 Nguồn tín hiệu có điện thế đỉnh nhỏ nên điện thế cổng nguồn vẫn luôn luôn âm. Nhờ đặc tuyến truyền, chúng ta thấy rằng điểm điều hành sẽ di chuyển khi VGS thay đổI Trang 113 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com theo tín hiệu. Ở thời điểm khi VGS ít âm hơn, dòng thoát iD(t) tăng và khi VGS âm nhiều hơn, dòng thoát iD(t) giảm. Vậy dòng điện thoát iD(t) thay đổi cùng chiều với vGS(t) và có trị số quanh dòng phân cực ID tỉnh (được giả sử là 12,25mA). Độ gia tăng của iD(t) và độ giảm của iD(t) bằng nhau với tín hiệu nhỏ (giả sử là 0,035mA). (Xem hình trang sau). Sự thay đổi dòng điện thoát iD(t) sẽ làm thay đổi hiệu số điện thế giữa cực thoát và cực nguồn. Ta có vDS(t) = VDD – iD(t).RD. Khi iD(t) có trị số tối đa, thì vDS(t) có trị số tối thiểu và ngược lại. Điều này có nghĩa là sự thay đổi của vDS(t) ngược chiều với sự thay đổi của dòng iD(t) tức ngược chiều với sự thay đổi của hiệu thế ngõ vào vGS(t), người ta bảo điện thế ngõ ra ngược pha - lệch pha 180o so với điện thế tín hiệu ngõ vào. Người ta định nghĩa độ lợi của mạch khuếch đại là tỉ số đỉnh đối đỉnh của hiệu thế tín hiệu ngõ ra và trị số đỉnh đối đỉnh của hiệu thế tín hiệu ngõ vào: AV = vo (t) vS ( t ) Trong trường hợp của thí dụ trên: o v o ( t ) 0,0574VP − P − 180 = AV = v S (t) 0,02VP− P AV=2,87 ∠-180o Người ta dùng dấu - để biểu diễn độ lệch pha 180o Trang 114 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com ID(mA) vS(t) 0,01V 0 t -0,01V 12,285mA t 0 Q ≈ 12,215mA -1 -1,01V -1V VGS -0,99V 0 VGS(off) vGS(t) iD(t) (mA) -1,01V 12,285 12,250 12,215 -0.99V ≈ VDD = +20V t 0 RD = 820Ω iD(t) vDS(t) (V) vDS(t) C2 v0(t) = vds(t) 9,9837 9,9550 9,9263 ≈ t 0 v0(t) 0,0287V 0 Hình 38 t -0,0287V Trang 115 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com * Mạch tương đương của FET với tín hiệu nhỏ: Người ta có thể coi FET như một tứ cực có dòng điện và điện thế ngõ vào là vgs và ig. Dòng điện và điện thế ngõ ra là vds và id id ig vds vgs Hình 39 Do dòng ig rất nhỏ nên FET có tổng trở ngõ vào là: v gs rπ = rất lớn ig Dòng thoát id là một hàm số theo vgs và vds. Với tín hiệu nhỏ (dòng điện và điện thế chỉ biến thiên quanh điểm điều hành), ta sẽ có: iD = ∂iD v gs ∂iD vDS + ∂vGS Q ∂vDS Q Người ta đặt: gm = Ta có: ∂i D ∂v GS i d = g m v gs + và Q 1 v ds ro ∂i 1 = D ro ∂v DS (coù theå ñaët Q 1 = go ) ro vgs = rπ.ig Các phương trình này được diễn tả bằng giản đồ sau đây gọi là mạch tương đương id xoay chiều của FET. G D vgs rπ gmvgs r0 vds S Hình 40 Riêng đối với E-MOSFET, do tổng trở vào rπ rất lớn, nên trong mạch tương đương người ta có thể bỏ rπ Trang 116 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com id G D vgs gmvgs r0 vds S Hình 41 IX. ĐIỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET. Cũng tương tự như ở BJT, một cách tổng quát người ta định nghĩa điện dẫn truyền của FET là tỉ số: g m = i d (t) v gs ( t ) Điện dẫn truyền có thể được suy ra từ đặc tuyến truyền, đó chính là độ dốc của tiếp tuyến với đặc tuyến truyền tại điểm điều hành Q ID(mA) Độ dốc tại điểm ID = IDSS là gmo IDSS Độ dốc tại điểm Q là: i dI ∆I D gm = D = = d(t ) dVGS ∆VGS v gs ( t ) ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎢⎣ VGS( off ) ⎥⎦ 2 Q VGS (volt) VGS(off) ∆ID ∆VGS Hình 42 Về mặt toán học, từ phương trình truyền: ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎣⎢ VGS( off ) ⎦⎥ 2 Trang 117 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com ⎡ VGS ⎤ dI D = I DSS ⎢1 − Ta suy ra: g m = ⎥ dVGS ⎢⎣ VGS( off ) ⎥⎦ 2 ⎡ 2I DSS VGS ⎤ = ⎢1 − ⎥ VGS( off ) ⎢⎣ VGS( off ) ⎦⎥ Trị số của gm khi VGS = 0volt (tức khi ID=IDSS) được gọi là gmo. 2I g mo = − DSS Vậy: VGS( off ) gm = − ⎡ VGS ⎤ Từ đó ta thấy: g m = g mo ⎢1 − ⎥ ⎣⎢ VGS( off ) ⎦⎥ Trong đó: gm: là điện dẫn truyền của JFET hay DE-MOSFET với tín hiệu nhỏ gmo: là gm khi VGS= 0V VGS: Điện thế phân cực cổng - nguồn VGS(off): Điện thế phân cực cổng - nguồn làm JFET hay DE-MOSFET ngưng. 2 ⎡ VGS ⎤ Ngoài ra từ công thức: I D = I DSS ⎢1 − ⎥ Ta suy ra: ⎣⎢ VGS( off ) ⎦⎥ Vậy: ⎡ VGS ⎤ ID = ⎢1 − ⎥ I DSS ⎢⎣ VGS( off ) ⎦⎥ ID I DSS g m = g mo Phương trình trên cho ta thấy sự liên hệ giữa điện dẫn truyền gm với dòng điện thoát ID tại điểm điều hành Q. gmo được xác định từ các thông số IDSS và VGS(off) do nhà sản xuất cung cấp. X. ĐIỆN DẪN TRUYỀN CỦA E-MOSFET. Do công thức tính dòng điện thoát ID theo VGS của E-MOSFET khác với JFET và DE-MOSFET nên điện dẫn truyền của nó cũng khác. Từ công thức truyền của E-MOSFET [ I D = K VGS − VGS( th ) Ta có: g m = ] 2 [[ dI D d = K VGS − VGS( th ) dVGS dVGS [ g m = 2K VGS − VGS( th ) Ngoài ra: VGS = ]] 2 ] ID + VGS( th ) K Thay vào trên ta được: g m = 2 KI D Trong đó: gm: là điện dẫn truyền của E-MOSFET cho tín hiệu nhỏ K: là hằng số với đơn vị Amp/volt2 ID: Dòng diện phân cực cực thoát D Trang 118 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Ta thấy gm tùy thuộc vào dòng điện thoát ID, nếu gọi gm1 là điện dẫn truyền của EMOSFET ứng với dòng thoát ID1 và gm2 là điện dẫn truyền của E-MOSFET ứng với dòng thoát ID2 Ta có: g m1 = 2 KI D1 và g m 2 = 2 KI D 2 nên: g m 2 = g m1 ID(mA) IDmax ID1 0 [ I D = K VGS − VGS( th ) Q I D2 I D1 ] 2 Độ dốc tại Q là gm1 VGS(th) VGS (volt) Hình 43 XI. TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET. - Giống như ở BJT, người ta cũng dùng hiệu ứng Early để định nghĩa tổng trở ra của FET (ở vùng bảo hòa, khi VDS tăng, dòng điện ID cũng hơi tăng và chùm đặc tuyến ra cũng hội tụ tại một điểm gọi là điện thế Early). Nếu gọi VA là điện thế Early ta có: V − ro = A ro : Toång trôû ra cuûa FET ID − ro như vậy thAy đổi theo dòng thoát ID và có trị số khoảng vài MΩ đến hơn 10MΩ ID(mA) VGS VDS(volt) Early voltage Hình 44 0 - Do JFET thường được dùng theo kiểu hiếm (phân cực nghịch nối cổng - nguồn) nên tổng trở vào lớn (hàng trăm MΩ). Riêng E-MOSFET và DE-MOSFET do cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào rất lớn (hàng trăm MΩ). Kết quả là người ta có thể xem gần đúng tổng trở vào của FET là vô hạn. Với FET : rπ ≈ ∞ Ω Trang 119 Biên soạn: Trương Văn Tám