Nội dung

Bùi Minh Thành Hiệu đính từ bài giảng của thầy Hồ Trung Mỹ (BMDT- DHBK) Chương 2 KIẾN TRÚC CPU VÀ TẬP LỆNH 1 Nội dung 2.1 Sơ đồ khối CPU 8 bit cơ bản 2.2 Tổ chức các thanh ghi 2.3 Tổ chức bộ nhớ 2.4 Ghép nối bus hệ thống 2.5 Chu kỳ bus, chu kỳ máy 2.6 Các phương pháp định địa chỉ 2.7 Tập lệnh 2 Vi xử lý • Có nhiều lọai vi xử lý (VXL) từ rất đơn giản đến rất phức tạp • Phụ thuộc vào độ rộng bus dữ liệu và thanh ghi và ALU, có các VXL 4 bit , 8 bit , 16bit, 32 bit , 64 bit … • Thí dụ – Z80 là VXL 8 bit – 8086/88 là VXL 16 bit • Tất cả các VXL có – Bus địa chỉ – Bus dữ liệu – Các tín hiệu điều khiển: RD, WR, CLK , RST, INT, . . . 3 Bus nội và ngoại • Bus nội (Internal bus) là đường dẫn để truyền dữ liệu giữa các thanh ghi và ALU trong VXL • Bus ngoại (External bus) dùng cho bên ngoài nối đến RAM, ROM và I/O • Độ rộng của bus nội và ngoại có thể khác nhau. • Thí dụ – 8088: bus nội là 16 bit, bus ngoại là 8 bit – 8086: bus nội là 16 bit, bus ngoại là 16 bit 4 2.1 SƠ ĐỒ KHỐI CPU 8 BIT CƠ BẢN 5 6 Sơ đồ chức năng và gán chân ở chip Z80 7 • Có 6 nhóm tín hiệu: – Bus địa chỉ 16 đường (A0 đến A15) – Bus dữ liệu 8 đường (D0 đến D7) – 6 đường điều khiển hệ thống – 5 đường điều khiển CPU – 2 đường điều khiển bus CPU ( ) – 3 đường dành cho nguồn cấp điện và xung nhịp (+5V, GND, và CLK) 8 Mô tả chân Z80 A15-A0 : Bus địa chỉ (xuất, tích cực cao, 3-state). Dùng để truy cập bộ nhớ và các cổng I/O Trong chu kỳ làm tươi I được đặt trên bus này. D7-D0 : Bus dữ liệu (nhập/xuất, tích cực cao, 3-state). Dùng để trao đổi dữ liệu với bộ nhớ , I/O và ngắt. RD: Đọc (xuất, tích cực thấp, 3-state) cho biết CPU muốn đọc dữ liệu từ bộ nhớ hay I/O WR: Ghi (xuất, tích cực thấp, 3-state) cho biết bus dữ liệu CPU giữ dữ liệu hợp lệ sẽ được cất vào bộ nhớ hay thiết bị I/O. 9 Mô tả chân Z80 MREQ Memory Request (output, active Low, 3-state). Indicates memory read/write operation. See M1 IORQ Input/Output Request(output,active Low,3-state) Indicates I/O read/write operation. See M1 M1 Machine Cycle One (output, active Low). Together with MREQ indicates opcode fetch cycle Together with IORQ indicates an Int Ack cycle RFSH Refresh (output, active Low). Together with MREQ indicates refresh cycle. Lower 7-bits address is refresh address to DRAM 10